Pat

J-GLOBAL ID：200903037475446930

半導体装置の製造方法

Inventor： 山田 義明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993041617
Publication number (International publication number)：1994260441
Application date： Mar. 03, 1993
Publication date： Sep. 16, 1994
Summary：

【要約】【目的】高融点金属を埋設したビアホールを有する半導体装置において、配線間の短絡やビアホールでの断線を防止する。【構成】ビアホール内のみにタングステン3を選択成長させる。その際、タングステン3の表面は酸化シリコン膜2の表面より浅くする。その後チタニウム膜4と窒化チタニウム膜5をスパッタリング法にて形成し、シリコン基板1を400〜550°Cの高温に加熱してアルミニウム合金膜6をスパッタリングにより形成する。タングステン3の膜厚がビアホールの深さよりも薄いためタングステン3により配線間が短絡することはない。さらにビアホールのタングステン3により埋設されずに残っている部分はアルミニウム合金膜6で完全に埋設されるため、ビアホールでの断線もない。

Claim (excerpt)：

半導体基板上の層間絶縁膜に設けた半導体素子又は下層配線層に達する開口部に高融点金属膜を埋設する際に、前記高融点金属膜の上表面を前記層間絶縁膜の表面よりも浅く形成する工程と、アルミニウム合金膜をスパッタ法にて形成する際、前記半導体基板を高温に加熱し、前記アルミニウム合金を流動させて前記開口部を完全に埋め込む工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/3205 ,  H01L 21/203

Patent cited by the Patent：

Cited by examiner (4)

• 特開平2-035753
  
• 特開昭60-119750
  
• 特開平4-130650
  
• 特開平2-290019