Pat

J-GLOBAL ID：200903037533194857

メモリ素子の電気抵抗が情報でありかつ磁場により影響を与えることができるメモリセル装置及びその製造方法

Inventor： ベルント ゲーベル ,  ヘルマン ヤコブス ,  ジークフリート シュヴァルツル ,  エメリッヒ ベルタニョーリ
Applicant, Patent owner： インフィネオン テクノロジース アクチエンゲゼルシャフト
Agent (1)： 矢野 敏雄 (外4名)
Gazette classification：公表公報
Application number (International application number)：2000560589
Publication number (International publication number)：2002520874
Application date： Jul. 01, 1999
Publication date： Jul. 09, 2002
Summary：

【要約】メモリセルは、電気抵抗が情報でありかつ磁場により影響を与えることができるメモリ素子及びトランジスタを有し、その際、トランジスタは情報の読み出しの際にメモリセルの下方の所属するメモリセルを選択することができる。情報の書き込みのために書き込みライン(SLa)及びビットライン(Ba)が設けられており、これらはメモリ素子の範囲内で交差しており、磁場を生じることができる。メモリ素子及びトランジスタは直列に接続することができる。メモリセルはビットライン(Ba)とメモリセルに対して共通の電圧端子との間に接続されていることができる。メモリセルはビットライン(Ba)と書き込みライン(SLa)との間に接続されていることができる。書き込みライン(SLa)はトランジスタを制御するゲートライン(GLa)と共通であってもよい。トランジスタはプレーナ又はバーティカルに構成されていてもよい。メモリ素子及びトランジスタは隣り合って又は重なり合って配置されていてもよい。

Claim (excerpt)：

メモリ素子の電気抵抗が情報でありかつ磁場により影響を与えることができるメモリセル装置において、 メモリセルが、メモリ素子とトランジスタとを有し、これらは直列接続されており、 書き込みライン(SLa)と、前記書き込みラインに対して横断する方向に延在しかつトランジスタと電気的に接続されたビットラインが設けられており、これらはメモリ素子の範囲内で交差しかつこれら両方は磁場の発生のために用いられ、 トランジスタの制御のために、情報を読み出すことができるビットライン(Ba)に対して横断する方向に延在するゲートライン(GLa)が設けられているメモリセル装置。

IPC (2)：

H01L 27/105 ,  G11C 11/14

FI (2)：

G11C 11/14 A ,  H01L 27/10 447

F-Term (17)：

5F083AD01 ,  5F083AD03 ,  5F083AD04 ,  5F083AD45 ,  5F083AD46 ,  5F083AD49 ,  5F083AD69 ,  5F083FZ10 ,  5F083GA10 ,  5F083JA39 ,  5F083LA12 ,  5F083LA16 ,  5F083NA01 ,  5F083PR03 ,  5F083PR29 ,  5F083PR39 ,  5F083PR40