Pat

J-GLOBAL ID：200903037544908932

コンピュータ、プリント回路基板、動作方法及び製造方法

Inventor： ジョルジュ エンリク ムイショント ,  ゲリー アーノルド パーカー ,  ブルース ジェームス ウィルキー
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 合田 潔 (外4名)
Gazette classification：公開公報
Application number (International application number)：1994014960
Publication number (International publication number)：1994274246
Application date： Jan. 14, 1994
Publication date： Sep. 30, 1994
Summary：

【要約】【目的】プリント回路基板に対するファラデー・ケージを提供する。【構成】複数の絶縁体層によって分離された複数の導体層を有するプリント回路基板において、第1及び第2の導体層にそれぞれれ第1及び第2の接地プレーンを配置して、ファラデー・ケージを構成する。接地プレーンは、複数のバイアによって、その周囲で電気的に接続することが望ましい。第3の導体層が、複数の信号パスが定義される第1及び第2の導体層の間に配置される。ファラデー・ケージは、遮蔽された部分に導入された電気的信号が電気雑音から分離されるように、第3の導体層の遮蔽された部分を囲んである。遮蔽された区域における信号パスは、ディジタル・ノイズに敏感なアナログ信号用に意図されている。基板は、ディジタル・コンピュータのためのオーディオ・カードでも良い。

Claim (excerpt)：

複数の導体層及び複数の絶縁体層を有するプリント回路基板において、第1の導体層及び第2の導体層にそれぞれ配置され、選択された周辺区域で、電気的に接続されてファラデー・ケージを形成する第1の接地プレーン及び第2の接地プレーンと、第1の接地プレーンと第2接地プレーンの間に配置され、複数の信号パスが定義される第3の導体層と、を備えたプリント回路基板。

IPC (4)：

G06F 1/18 ,  G06F 1/16 ,  H05K 3/46 ,  H05K 9/00

FI (2)：

G06F 1/00 320 F ,  G06F 1/00 312 L

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-313300
  
• 特開平4-014895
  
• 特開平4-261097