Pat

J-GLOBAL ID：200903037550079727

マイクロストリップ線路型サーキュレータ

Inventor： 金子 友哉
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 八幡 義博
Gazette classification：公開公報
Application number (International application number)：1993078825
Publication number (International publication number)：1994268414
Application date： Mar. 12, 1993
Publication date： Sep. 22, 1994
Summary：

【要約】【目的】 量産性に優れ、かつ、原価の低減を可能にする。【構成】 誘電体多層基板1の中の下の2層(1c、1d)にサーキュレータを形成してある。フェライト基板2はその表裏面には何も形成していない。3分岐導体3は別部品として形成される。基板1cの板面に貫通形成した穴4にフェライト基板2を挿入し、両者の裏面を基板1dの表面の導体箔層6に接着し当該導体箔層6を接地導体として使用する。フェライト基板2の表面に3分岐導体3を接着し、各導体片の先端を基板1cの表面に形成してあるマイクロストリップ線路(5a〜5c)の対応するものに半田付け接続する。3分岐導体3の表面にマグネット7を接着する。なお、上2層(1a、1b)の積層基板は、以上のように形成したサーキュレータ部を避けた大きな穴を設けて第3層の表面に位置決め接着される。

Claim (excerpt)：

所定の外周形状及び厚さのフェライト基板と; 前記フェライト基板の表面に接着される3分岐導体と; 前記3分岐導体が前記フェライト基板の表面に接着された状態でその3分岐導体の表面に接着されるマグネットと; 1枚の誘電体基板(第1基板)または2以上の誘電体基板を積層したもの(第1多層基板)であってその板面に前記フェライト基板が挿入される穴が貫通形成されると共に、その穴を囲む基板表面に前記3分岐導体の3つの導体片の先端がそれぞれ半田付けされるマイクロストリップ線路が形成される第1基板または第1多層基板と; 1枚の誘電体基板(第2基板)または2以上の誘電体基板を積層したもの(第2多層基板)であってその表面の導体箔層に前記第1基板または前記第1多層基板の裏面及び前記穴に挿入した前記フェライト基板の裏面がそれぞれ接着される第2基板または第2多層基板と; を備えたことを特徴とするマイクロストリップ線路型サーキュレータ。