Pat

J-GLOBAL ID：200903037556350880

MPEGデータ受信装置

Inventor： 白井 秀明
Applicant, Patent owner： 富士通株式会社
Agent (1)： 有我 軍一郎
Gazette classification：公開公報
Application number (International application number)：1997275794
Publication number (International publication number)：1999112982
Application date： Oct. 08, 1997
Publication date： Apr. 23, 1999
Summary：

【要約】【課題】 本発明は、ストリームに含まれるPCRによって、デコーダ側のバッファメモリがオーバーフローあるいはアンダーフロー状態となることを防止し、放送波を良好に信号処理してテレビ受像機へ出力することができるMPEGデータ受信装置を提供することを課題とする。【解決手段】 PLLは、TSから抽出されたPCRとカウンタ部6から出力されるSTCとの引き算処理を行う引き算部1と、PCRとSTCとの差分とバッファメモリのデータ量に基づいて、制御値を生成するクロック調整部2と、制御値を電圧信号に変換して、制御電圧としてVCO5へ印加するD/A変換部3及びLPF4と、制御電圧に基づいて発振するクロック信号の位相及び周波数を制御するVCO5と、クロック信号に基づいてSTCを生成するカウンタ部6と、を有して構成されている。

Claim (excerpt)：

MPEG規格で圧縮されたデジタルデータから、映像データ及び音声データを分離、抽出するとともに、動作クロックの再生処理を行うトランスポートデコーダと、再生された前記動作クロックに基づいて、前記映像データをビデオバッファメモリに保持した後、復号化するビデオデコーダと、再生された前記動作クロックに基づいて、前記音声データをオーディオバッファメモリに保持した後、復号化するオーディオデコーダと、を備えたMPEGデータ受信装置において、前記ビデオバッファメモリ及び前記オーディオバッファメモリのデータ量に基づいて、前記動作クロックの速度を調整することにより、前記映像データ及び前記音声データの処理速度を制御することを特徴とするMPEGデータ受信装置。

IPC (3)：

H04N 7/24 ,  H03L 7/085 ,  H03L 7/08

FI (3)：

H04N 7/13 Z ,  H03L 7/08 A ,  H03L 7/08 M