Pat
J-GLOBAL ID：200903037608557985
半導体記憶装置及びデータ処理装置
Inventor：
,
Applicant, Patent owner：
,
Agent (1)：
玉村 静世
Gazette classification：公開公報
Application number (International application number)：1998348243
Publication number (International publication number)：2000173283
Application date： Dec. 08, 1998
Publication date： Jun. 23, 2000
Summary：
【要約】【課題】 メモリセルデータの高速読み出しを達成することにある。【解決手段】 ビット線の選択よりも早いタイミングでプリチャージスイッチをオンさせてビット線のプリチャージを開始させ、ビット線の選択に同期してプリチャージスイッチをオフさせてビット線のプリチャージを停止し、この停止状態を、センスアンプの出力信号が上記センスラッチに保持された後に解除するビット線プリチャージ制御回路(21)を設け、ビット線の選択よりも早いタイミングで上記プリチャージスイッチをオンさせてビット線のプリチャージを開始させることにより、ビット線選択後のビット線プリチャージを不要とし、メモリセルデータの高速読み出しを達成する。
Claim (excerpt)：
メモリセルが結合された複数のワード線と、上記ワード線に交差するように配置された複数のビット線と、上記ビット線を選択的にコモン線に結合させるためのビット線選択スイッチと、上記ビット線に所定のプリチャージ用電源を結合可能なプリチャージスイッチと、上記ビット線選択スイッチを介して上記コモン線に伝達された読み出しデータの論理判定を行うセンスアンプと、ラッチ信号に基づいて上記センスアンプの出力信号を保持するためのセンスラッチと、上記ビット線選択スイッチによるビット線の選択よりも早いタイミングで上記プリチャージスイッチをオンさせて上記ビット線のプリチャージを開始させ、上記ビット線選択スイッチによるビット線の選択に同期して上記プリチャージスイッチをオフさせて上記ビット線のプリチャージを停止し、このビット線プリチャージの停止状態を、上記センスアンプの出力信号が上記センスラッチに保持された後に解除するビット線プリチャージ制御回路と、を含んで成ることを特徴とする半導体記憶装置。
F-Term (2)：
Return to Previous Page
