Pat

J-GLOBAL ID：200903037624549160

半導体論理セルライブラリ生成装置

Inventor： 三浦 大祐
Applicant, Patent owner： 富士通株式会社
Agent (1)： 鈴木 榮祐
Gazette classification：公開公報
Application number (International application number)：1991286447
Publication number (International publication number)：1993129435
Application date： Oct. 31, 1991
Publication date： May. 25, 1993
Summary：

【要約】【目的】 本発明は半導体LSI装置の論理シミュレーションに使用するセルライブラリの作成装置に関し、論理回路を作成し必要な素子の基本データを得るのみで、前述のライブラリ情報を自動的に順次に得られるような論理セルライブラリの生成装置を提供することを目的とする。【構成】 LSIを形成する素子の三次元的部分構造を入力とし、素子の配線について単位面積当たりの容量を求めるためのデバイスシミュレーションと、該デバイスシミュレーションの出力とマスクレイアウトパターンとを入力とするレイアウト検証ツールと、該検証ツールの出力により入力負荷・出力駆動能力データを格納する記憶装置と、該記憶装置出力と試験規格とにより演算する回路シミュレータと、該回路シミュレータ出力に基づき基本遅延時間を計算する遅延計算器と、該遅延計算器の結果を格納する論理セルライブラリとで構成する。

Claim (excerpt)：

LSIを形成する素子の三次元的部分構造を入力とし、素子の配線について単位面積当たりの容量を求めるためのデバイスシミュレータ(1)と、該デバイスシミュレータ(1) の出力とマスクレイアウトパターン(7) とを入力とするレイアウト検証ツール(2) と、該検証ツール(2) の出力により入力負荷・出力駆動能力データを格納する記憶装置(3) と、該記憶装置(3) 出力と試験規格(8) とにより演算する回路シミュレータ(4) と、該回路シミュレータ(4) 出力に基づき基本遅延時間を計算する遅延計算器(5)と、該遅延計算器(5) の結果を格納する論理セルライブラリ(6) とで構成することを特徴とする半導体論理セルライブラリ生成装置。

IPC (3)：

H01L 21/82 ,  G06F 15/60 370 ,  G06F 15/60 400

FI (2)：

H01L 21/82 C ,  H01L 21/82 D