Pat

J-GLOBAL ID：200903037636372079

MOS型半導体装置

Inventor： 広木 彰 ,  小田中 紳二
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991180883
Publication number (International publication number)：1993029611
Application date： Jul. 22, 1991
Publication date： Feb. 05, 1993
Summary：

【要約】【目的】 サブミクロン以下の領域への微細化を実現し、短チャネル効果によるVt低下を緩和し、かつホットキャリア劣化耐性が充分な高信頼性で高速なMOS型半導体装置を得る。【構成】 半導体基板(n型)1の一主面に形成されたp型のソース、ドレイン拡散層2と、そのソース、ドレイン拡散層2の間の一主面にゲート酸化膜4を介してゲート電極5がある。ソース、ドレイン拡散層2の間には、ソース、ドレイン拡散層2に接触するp型の拡散層6とこの拡散層6よりも高濃度の拡散層3から構成されている。【効果】 p型の拡散層6とこれよりも高濃度のp型の拡散層3でVt制御を形成することにより、ドレイン近傍のポテンシャルの広がりを緩和し、Vt低下やホットキャリア劣化が抑制される。

Claim (excerpt)：

第1導電型半導体基板の一主面に形成された第2導電型の高濃度ソース、ドレイン拡散層と、前記ソース、ドレイン拡散層の間の一主面にゲート酸化膜を介して設けられたゲート電極と、前記ソース、ドレイン拡散層の間の一主面と前記ソース、ドレイン拡散層の側部に接触する第2導電型の第1の拡散層と、前記第1の拡散層の側部と前記第1の拡散層の間の一主面に接触し、前記第1の拡散層よりも高濃度の第2導電型の第2の拡散層とを備えたMOS型半導体装置。