Pat
J-GLOBAL ID：200903037729464895
半導体装置およびその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992062856
Publication number (International publication number)：1993267606
Application date： Mar. 19, 1992
Publication date： Oct. 15, 1993
Summary：
【要約】【目的】 少数キャリアによるノイズ耐性の高い3重ウェル構造をマスク工程を増加させる事なく、ウェル-ウェル間距離を小さくし微細化に適した構造とする。【構成】 p型シリコン基板1内部に半導体基板1全面にわたり形成され、基板1と反対の導電型を有する埋め込み層2と、基板1表面から内部に至る第1のpウェル3と、第1のpウェル3周辺を取り囲み、埋め込み層2から基板1表面まで連続して形成され、基板1と反対の導電型を有するウォール領域6と、基板1表面から内部に至る第2のpウェル4と、基板1表面から内部に至る第3のnウェル5を有し、第3のnウェル5を埋め込み層2と接触させたことを特徴とする。
Claim (excerpt)：
半導体基板内部に前記半導体基板全面にわたり形成され、前記基板と反対の導電型を有する埋め込み層と、前記基板表面から内部に至り、前記基板と同じ導電型を有する第1のウェルと、前記第1のウェル周辺を取り囲み、前記埋め込み層から前記基板表面まで連続して形成され、前記基板と反対の導電型を有するウォール領域と、前記基板表面から内部に至り、前記基板と同じ導電型を有する第2のウェルと、前記基板表面から内部に至り、前記基板と反対の導電型を有する第3のウェルを有し、前記第3のウェルを前記埋め込み層と接触させたことを特徴とする半導体装置。
IPC (4)：
H01L 27/10 491
, H01L 21/265
, H01L 21/76
, H01L 27/092
H01L 21/265 J
, H01L 27/08 321 B
