Pat

J-GLOBAL ID：200903037852943960

電子回路実装体

Inventor： 舟田 雅夫 ,  荒木 雅昭 ,  宮島 靖
Applicant, Patent owner： 富士ゼロックス株式会社
Agent (1)： 住吉 多喜男 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993241068
Publication number (International publication number)：1995099272
Application date： Sep. 28, 1993
Publication date： Apr. 11, 1995
Summary：

【要約】【目的】 半導体素子から発生する熱を放熱面に伝えて実装体の冷却効率の向上を図り、半導体素子と回路基板との相互接続が取りやすく、かつ位置決めの容易な電子回路実装体を提供する。【構成】 筐体80と第1の回路基板52、第2の回路基板54は接着固定されている。半導体素子60は熱伝導率の高い素材で形成されたスペ-サ85を介して筐体80に接着固定されている。板厚の薄い半導体素子60はスペ-サ85上に固定されて、回路基板52,54との上面位置をほぼ同位置とし、半導体素子と回路基板との相互接続がし易くなっている。第1の回路基板52と第2の回路基板54はスペ-サ85の側面に突きあてて位置合わせをおこなうことで、位置精度を容易にとることができ、組立て操作が容易となる。

Claim (excerpt)：

回路基板と、回路基板に相互接続する半導体素子と、回路基板を支持する筐体とを有し、回路基板と筐体とを固定してなる電子回路実装体において、半導体素子は筐体上にスペーサを介して配設されると共に、スペーサは回路基板の上面と半導体素子の上面がほぼ等しい上面位置に設定する高さ寸法を有する電子回路実装体。