Pat

J-GLOBAL ID：200903037919203702

半導体メモリのテスト回路および半導体メモリデバイス

Inventor： 島田 裕 ,  藤原 敬典
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守 (外3名)
Gazette classification：公開公報
Application number (International application number)：2001224900
Publication number (International publication number)：2003036697
Application date： Jul. 25, 2001
Publication date： Feb. 07, 2003
Summary：

【要約】 (修正有)【課題】 内臓自己テスト回路(BIST回路)または外付自己テスト回路(BOST回路)の動作検証機能を持った半導体メモリのテスト回路および半導体メモリデバイスを提案する。【解決手段】 メモリ回路と自己テスト回路との間に、擬似エラー信号発生回路30を設ける。この擬似エラー信号発生回路30は、メモリ回路の出力信号を設定信号に応じて変換して、自己テスト回路の動作検証に必要な擬似エラー信号を供給する。擬似エラー信号発生回路30は、スキャンチェーン回路を有し、このスキャンチェーン回路には設定信号がセットされ、この設定信号に応じて、擬似エラー信号を発生する。

Claim (excerpt)：

半導体メモリのメモリ回路に接続され前記メモリ回路の出力信号を受けて前記メモリ回路のテストを行う自己テスト回路、および前記メモリ回路と自己テスト回路との間に設けられ前記自己テスト回路の動作を検証するための擬似エラー信号を発生する擬似エラー信号発生回路を備え、前記擬似エラー信号発生回路は前記メモリ回路の出力信号を変換して前記擬似エラー信号を発生するように構成された半導体メモリのテスト回路。

IPC (6)：

G11C 29/00 671 ,  G01R 31/28 ,  G01R 31/3183 ,  G01R 35/00 ,  H01L 21/822 ,  H01L 27/04

FI (6)：

G11C 29/00 671 B ,  G01R 35/00 L ,  G01R 31/28 V ,  G01R 31/28 B ,  G01R 31/28 Q ,  H01L 27/04 T

F-Term (13)：

2G132AA08 ,  2G132AB01 ,  2G132AG01 ,  2G132AK07 ,  2G132AK23 ,  2G132AK29 ,  5F038DF05 ,  5F038DT06 ,  5F038DT08 ,  5F038EZ20 ,  5L106DD08 ,  5L106DD21 ,  5L106EE05