Pat

J-GLOBAL ID：200903037936850312

同期装置

Inventor： 平松 勝彦
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 役 昌明 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994282470
Publication number (International publication number)：1996125650
Application date： Oct. 24, 1994
Publication date： May. 17, 1996
Summary：

【要約】 (修正有)【目的】安定したタイミング補正動作を行ない、タイミングずれが大きい場合にも追従して補正できる同期装置を提供する。【構成】A/D変換のサンプリング周期で行なわれる相関処理により得られた同期ワードパルスの内、受信機の仮定する同期ワードの受信時刻を中心にその前後の時刻における同期ワードパルスを格納するシフトレジスタ7と、このシフトレジスタの両端付近8、12に格納された同期ワードパルスの値の差を基にタイミングずれの検出値を出力する減算手段14とを設ける。シフトレジスタの中央付近に格納された、タイミングがほぼ合っているときの同期ワードパルスは、タイミングずれの判断から除かれるので、タイミング補正の検出値に過敏に反応して不安定な補正を開始する事態を防ぐことができる。

Claim (excerpt)：

A/D変換した受信信号と同期ワードとの相関処理を行ない、この信号に挿入された同期ワードの実際の受信時刻と受信機の仮定している同期ワードの受信時刻とのタイミングずれを検出して補正する同期装置において、A/D変換のサンプリング周期で行なわれる前記相関処理により得られた同期ワードパルスの内、受信機の仮定する同期ワードの受信時刻を中心にその前後の時刻における同期ワードパルスを格納するシフトレジスタと、前記シフトレジスタの中央付近の領域に格納された同期ワードパルスを除いて、中心より前方の領域に格納された同期ワードパルスの値と中心より後方の領域に格納された同期ワードパルスの値との差をタイミングずれの検出値として出力する減算手段とを設けたことを特徴する同期装置。

IPC (3)：

H04L 7/08 ,  H04L 27/14 ,  H04L 27/22

FI (2)：

H04L 27/14 Z ,  H04L 27/22 C