Pat

J-GLOBAL ID：200903037937368174

メモリシステム

Inventor： デユアン・エルマー・ガルビ ,  ラツセル・ジエームス・ホートン ,  リチヤード・マイケル・パレント
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 頓宮 孝一 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992308226
Publication number (International publication number)：1993225779
Application date： Oct. 21, 1992
Publication date： Sep. 03, 1993
Summary：

【要約】【目的】ドライバ素子に過大な電圧ストレスを与えることなくワードラインドライブの速度を向上させることができる統合されたブースト及びローカルワードラインシステムを提供すること。【構成】電荷蓄積器20は電圧調整器10によつて調整される電荷制御ポンプ15の制御の下にブースト電圧を蓄える。ブースト電圧を受け取つたドライバ50は選択したマスタワードラインMWLに結合されたローカルワードラインLWLのうちの1つをイネーブルする。ドライバ50のスイツチング時間及びスルーレート並びにブースト電圧を制御してサポート回路における過大なゲートストレスを防止する。

Claim (excerpt)：

高供給電圧及び低供給電圧の双方を外部電源から受け取り、アクセスサイクル中に複数のメモリセルのうちの特定のメモリセルにアクセスするメモリシステムにおいて、上記メモリシステムは、それぞれが上記複数のメモリセルのうちの異なるメモリセルに相互接続された複数のローカルワードラインと、それぞれが上記ローカルワードラインのうちの選択されたローカルワードラインに結合された複数のマスタワードラインと、上記複数のマスタワードラインのうちの1つを選択する第1の選択手段と、上記複数のマスタワードラインのうちの選択されたマスタワードラインに結合された上記複数のローカルワードラインのうちの1つを選択する第2の選択手段と、上記高供給電圧を超過するブースト電圧となるように電荷を蓄積する電荷蓄積器とを具え、上記第2の選択手段は上記複数のローカルワードラインのうちの上記選択されたローカルワードラインに上記ブースト電圧を結合するドライバトランジスタを含み、上記ドライバトランジスタは上記複数のマスタワードラインのうちの上記選択されたマスタワードラインに結合されたゲート電極と、上記ローカルワードラインのうちの上記選択されたローカルワードラインに結合された第1の制御電極と、上記選択されたマスタワードラインが実質的に活動化された後だけ上記ブースト電圧でバイアスされる第2の制御電極とを有することを特徴とするメモリシステム。

IPC (2)：

G11C 11/407 ,  H01L 27/10 481

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭59-056285
  
• 特開昭59-030294