Pat
J-GLOBAL ID：200903037976491684
半導体記憶装置とそのパイプライン動作制御方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
徳若 光政
Gazette classification：公開公報
Application number (International application number)：1992355157
Publication number (International publication number)：1994187787
Application date： Dec. 17, 1992
Publication date： Jul. 08, 1994
Summary：
【要約】【目的】 合理的なパイプライン動作を実現した半導体記憶装置とそのパイプライン動作制御方法を提供する。【構成】 メモリアクセスの開始から終了までの回路を複数段に分け、クロックパルスのエッジにより前段回路の出力信号を取り込むラッチ回路を設け、前段回路での信号伝播遅延時間に対応させて上記ラッチ回路に供給されるクロックパルスを遅延させる。【効果】 クロックパルスの遅延によって、実質的な各回路間における信号伝播遅延時間を各回路段ごとに振り分けて設定することができるので、集積度や消費電力を犠牲にすることなく動作の高速化を図ることができる。
Claim (excerpt)：
メモリアクセスの開始から終了までの回路が複数段に分けられ、クロックパルスのエッジにより前段回路の出力信号を取り込むラッチ回路と、前段回路での信号伝播遅延時間に対応させて上記ラッチ回路に供給されるクロックパルスを遅延させる遅延回路とを備え、パイプライン方式によりメモリアクセスを行うことを特徴とする半導体記憶装置。
IPC (2)：
G11C 11/41
, G06F 9/38 310
