Pat

J-GLOBAL ID：200903038017500514

半導体レーザ素子の製造方法

Inventor： 角田 篤勇 ,  ▲高▼橋 向星 ,  細田 昌宏 ,  菅 康夫 ,  谷 健太郎
Applicant, Patent owner： シャープ株式会社
Agent (1)： 青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992176654
Publication number (International publication number)：1994021579
Application date： Jul. 03, 1992
Publication date： Jan. 28, 1994
Summary：

【要約】【目的】 半導体レーザ素子を、いわゆる2回成長かつ自己整合で、エッチングストップのために誘電体膜を設けることなく、容易に、平坦な表面を有する状態に作製する。【構成】 第1導電型半導体基板1上に、第1導電型クラッド層4と、活性層5と、第2導電型クラッド層6,8と、第2導電型コンタクト層10と、(Al<SB>x</SB>Ga<SB>1-x</SB>)Asエッチングストップ層31と、(Al<SB>y</SB>Ga<SB>1-y</SB>)Asキャップ層32を順に成長させる(y<xとする)。ストライプ状のメサ部40を形成した後、その両側を第1導電型電流阻止層11によって埋める。レジスト18を塗布し、このレジストの表面側をアッシングを行って除去して、メサ部40上の不要な結晶30を露出させる。所定のエッチング液を用いてメサ部40上の結晶30と直下のキャップ層32とをエッチングする。レジスト18とエッチングストップ層31を除去する。

Claim (excerpt)：

第1導電型半導体基板上に、第1導電型クラッド層と、活性層と、第2導電型クラッド層と、第2導電型コンタクト層と、(AlxGa1-x)Asからなるエッチングストップ層と、上記エッチングストップ層よりも低いAl混晶比を有する(AlyGa1-y)Asキャップ層を順に成長させる工程と、フォトリソグラフィを行って上記キャップ層上にストライプ状にレジストを設け、このレジストをマスクとして、所定のエッチング液を用いて上記キャップ層から第2導電型クラッド層の途中までエッチングを行って、上記基板上にストライプ状のメサ部を形成する工程と、上記レジストを除去した後、上記基板上に第1導電型電流阻止層を成長させて、上記メサ部の両側を上記電流阻止層によって埋める工程と、上記基板上にレジストを塗布し、このレジストを上記電流阻止層のうち上記メサ部上に堆積している部分が露出するまでアッシングする工程と、上記基板上に残っているレジストをマスクとして、所定のエッチング液を用いて上記電流阻止層のうち上記メサ部上に堆積している部分と直下のキャップ層とを、上記エッチングストップ層に至るまで選択的にエッチングする工程と、上記残っているレジストを除去した後、所定のエッチング液を用いて上記メサ部に露出したエッチングストップ層を除去して、上記第2導電型コンタクト層を露出させる工程を備えたことを特徴とする半導体レーザ素子の製造方法。

IPC (2)：

H01S 3/18 ,  G02B 6/12