Pat

J-GLOBAL ID：200903038031533913

半導体装置及びその製造方法

Inventor： 島本 裕巳 ,  芝 健夫 ,  内野 俊 ,  大西 和博 ,  清田 幸弘 ,  大畠 賢一
Applicant, Patent owner： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1995169523
Publication number (International publication number)：1997023011
Application date： Jul. 05, 1995
Publication date： Jan. 21, 1997
Summary：

【要約】【目的】微細で高性能なMOSFETを提供する。【構成】チャネル領域となる単結晶シリコン層2を、面異方性エッチング技術を用いて加工し、チャネル領域のゲート幅方向の断面がV字型の溝を有する構造とする。

Claim (excerpt)：

支持基板上の第1の絶縁膜を介して配置した断面が複数のV字型の溝を有する第1のシリコン層を有し、前記第1のシリコン層の支持基板と水平な表面と前記第1のシリコン層の前記支持基板に対し斜めの表面の各々の一部を連続して覆うと共に、前記第1のシリコン層とはゲート酸化膜を介して形成されたゲートと、前記第1のシリコン層の溝筋の方向をチャネル電流が流れる方向となる様に、前記第1のシリコン層の一方の表面から取り出されたソース引き出し電極と、他方の表面から取り出されたドレイン引き出し電極とから構成されていることを特徴とする半導体装置。

IPC (4)：

H01L 29/786 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78

FI (5)：

H01L 29/78 618 C ,  H01L 27/08 321 C ,  H01L 29/78 301 H ,  H01L 29/78 301 V ,  H01L 29/78 613 A