Pat
J-GLOBAL ID：200903038045375849
薄膜トランジスタ及びその製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
野河 信太郎
Gazette classification：公開公報
Application number (International application number)：1992189334
Publication number (International publication number)：1994037314
Application date： Jul. 16, 1992
Publication date： Feb. 10, 1994
Summary：
【要約】【構成】 絶縁性基板1上にポリシリコン層3、ゲート絶縁膜4及びゲート電極8が順次形成された薄膜トランジスタであって、ゲート電極8が上層ゲート電極7及び下層ゲート電極5の2層構造からなり、かつ上層ゲート電極7の電極幅と下層ゲート電極5の電極幅とが同一幅でない薄膜トランジスタ。【効果】 上層及び下層ゲート電極7、5をマスクに不純物イオンを注入することで、ゲートオーバーラップLDD構造を容易に形成することができ、イオン電流の駆動能力を損なうことなく、オフ電流の低減化を実現することができる。また、ポリシリコン層3、ゲート絶縁膜4及び下層ゲート電極5を順次連続して成膜するので、ポリシリコン層3とゲート絶縁膜4との界面を常に安定に良好な状態で、薄膜トランジスタを製造することができ、高性能なトランジスタ特性を安定して得ることができる。
Claim (excerpt)：
絶縁性基板上にトランジスタの活性層となるポリシリコン層、ゲート絶縁膜及びゲート電極が順次形成された薄膜トランジスタであって、前記ゲート電極が上層ゲート電極及び下層ゲート電極の2層構造からなり、かつ前記上層ゲート電極の電極幅と前記下層ゲート電極の電極幅とが同一幅でないことを特徴とする薄膜トランジスタ。
Patent cited by the Patent：
Return to Previous Page
