Pat
J-GLOBAL ID：200903038051418029
時間軸変換メモリ装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991176716
Publication number (International publication number)：1993022350
Application date： Jul. 17, 1991
Publication date： Jan. 29, 1993
Summary：
【要約】【目的】 本発明は誤ったデータを読み出さず棄却する時間軸変換メモリ装置の提供を目的とする。【構成】 伝送データとクロックを取り出す分離装置102と、ブロックデータの誤り検出装置103と、伝送データのメモリ101と、メモリの書き込みアドレス発生装置104と、伝送データの先頭アドレスを保持し誤りが検出された場合に先頭アドレスを書き込みアドレス発生装置104にロードさせるレジスタ105と、メモリの読み出しアドレス発生装置106と、時間軸変換処理を監視する書き込み/読み出し制御装置107を備えた構成を有する。
Claim (excerpt)：
複数個の情報ワードから成るブロックとして構成されたデータおよびデータに付随するストローブ・クロックを入力し、その中のヘッダ部分と誤り検出符号を除いた伝送データ部分および伝送データに付随するクロックを取り出す分離装置と、ブロックのデータを入力した段階で誤りを検出する誤り検出装置と、前記分離装置で分離された伝送データを書き込むためのメモリ部と、前記分離装置の出力のクロックを入力し、前記メモリ部にデータを書き込むための書き込みアドレスを発生させる書き込みアドレス発生装置と、書き込みアドレスにおいて、常に伝送データの先頭アドレスを保持させておき、もし書き込んでいる伝送データに前記誤り検出装置によって誤りを検出した場合には、書き込み終了後に、保持している伝送データの先頭アドレスを前記書き込みアドレス発生装置にロードさせることによって、誤りのある伝送データの書き込みを防ぐためのレジスタと、前記メモリ部の内容を読み出すための読み出しアドレスを発生させる読み出しアドレス発生装置と、書き込みアドレスと読み出しアドレスの位置を比較して、時間軸変換処理が正しく動作しているかを監視する書き込み/読み出し制御装置を備えた時間軸変換メモリ装置。
IPC (2)：
Return to Previous Page
