Pat

J-GLOBAL ID：200903038129136335

半導体集積回路装置

Inventor： 中里 典生 ,  西馬 雅彦 ,  高橋 裕之 ,  鎌田 千代士
Applicant, Patent owner： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1992074152
Publication number (International publication number)：1993275569
Application date： Mar. 30, 1992
Publication date： Oct. 22, 1993
Summary：

【要約】【目的】 高速ICチップを搭載する配線基板の信号配線間のクロストークを低減する。また、この信号配線のインピーダンスを良好に整合させる。【構成】 主面に信号配線2とGND配線3とを交互に形成すると共に、裏面にGND層4を形成した配線基板1に、GND配線3に沿って延在する貫通溝5を設け、この貫通溝5の内壁に被着した導体層6を通じてGND配線3とGND層4とを電気的に接続したものである。

Claim (excerpt)：

半導体チップを搭載する主面に信号配線とGND配線とを交互に形成すると共に、裏面にGND層を形成した配線基板を有する半導体集積回路装置であって、前記配線基板に前記GND配線に沿って延在する貫通溝を設け、前記貫通溝の内壁に被着した導体層を通じて前記GND配線と前記GND層とを電気的に接続したことを特徴とする半導体集積回路装置。

IPC (2)：

H01L 23/15 ,  H01L 23/12 301

Patent cited by the Patent：

Cited by examiner (1)

• 特開平4-015425