Pat

J-GLOBAL ID：200903038155492255

半導体装置の製造方法

Inventor： 宮島 秀史
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996322936
Publication number (International publication number)：1998163202
Application date： Dec. 03, 1996
Publication date： Jun. 19, 1998
Summary：

【要約】【課題】 低誘電率の絶縁膜等の上に形成されたレジストパターンをO2 アッシング等を用いずに除去することにより、絶縁膜等が大きなダメージを受けることを防止する。【解決手段】 下地基板11上に低誘電率絶縁膜12を形成する工程と、低誘電率絶縁膜12上にレジストパターン13を形成する工程と、レジストパターン13をマスクとして低誘電率絶縁膜12を加工して配線溝12aを形成する工程と、配線溝12a、レジストパターンがない領域13a及びレジストパターン13上に配線用金属膜14を形成する工程と、化学的機械研磨法によりレジストパターン13とともに配線用金属膜14を所定の高さまで除去することにより配線溝12aに埋込み配線15を形成する工程とを有する。

Claim (excerpt)：

半導体基板の主面側に形成された第1の膜上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記第1の膜を加工して前記第1の膜に凹部を形成する工程と、少なくとも前記凹部及び前記凹部上方の前記レジストパターンがない領域に第2の膜を形成する工程と、化学的機械研磨法により前記レジストパターンを前記第2の膜とともに除去する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/3205 ,  H01L 21/304 321

FI (2)：

H01L 21/88 K ,  H01L 21/304 321 M