Pat

J-GLOBAL ID：200903038169244904

半導体記憶装置およびその製造方法

Inventor： 日高 修 ,  金谷 宏行 ,  望月 博
Applicant, Patent owner： 株式会社東芝
Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1995253289
Publication number (International publication number)：1997097877
Application date： Sep. 29, 1995
Publication date： Apr. 08, 1997
Summary：

【要約】【課題】 設計の自由度を確保できる強誘電体メモリ、トランジスタの特性が良好となる強誘電体メモリの製造方法を提供すること。【解決手段】 Si基板1表面にコンタクト層3を形成し、これと接するようにTiN膜11・Pt膜12・歪み誘起BaSrTiO3 膜13・Pt膜14からなる薄膜キャパシタ部15が形成される。コンタクト層3上には導電性層22が設けられ、これと接続するようにかつ絶縁層21上にトランジスタ部36が形成される。

Claim (excerpt)：

半導体基板と、この半導体基板表面に形成されたコンタクト層と、このコンタクト層と接するように前記半導体基板上に形成されておりかつ下部電極・強誘電体層・上部電極が積層された薄膜キャパシタ部と、前記半導体基板上に形成された絶縁層と、前記コンタクト層上の前記薄膜キャパシタ部とは異なる位置に形成された前記絶縁層の開口部に設けられた導電性層と、この導電性層に接するようにかつ前記絶縁層上に形成されたトランジスタ部とを備えた半導体記憶装置。

IPC (7)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4)：

H01L 27/10 671 C ,  H01L 27/04 C ,  H01L 27/10 651 ,  H01L 29/78 371