Pat

J-GLOBAL ID：200903038192015092

半導体記憶装置

Inventor： 森脇 信行
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993015302
Publication number (International publication number)：1994232361
Application date： Feb. 02, 1993
Publication date： Aug. 19, 1994
Summary：

【要約】【目的】 特別なダミーセルへのデータの再書き込み動作を行なうことなく正確で安定した基準電位をビット線に供給する。【構成】 データの書き込み時に、Highレベル,Lowレベルの電位がそれぞれ印加されたビット線BLA1,BLA2と、強誘電体膜を持ち且つ容量がメモリセルキャパシタC11の容量の2分の1であるダミーセルキャパシタC21,C22とが、MOSトランジスタT21,T22のそれぞれを介してそれぞれ接続され、ダミーセルキャパシタC21,C22に電荷がそれぞれ蓄積される。データの読み出し時に、ダミーセルキャパシタC21,C22とビット線BLA2とがMOSトランジスタT23,T24を介して接続され、データ“1”に対応する読み出し電位とデータ“0”に対応する読み出し電位との和の2分の1の読み出し電位が基準電位としてビット線BLA2に供給される。

Claim (excerpt)：

第1及び第2の書き込み電位のうちの一の書き込み電位が印加される第1の信号線と、他の書き込み電位が印加される第2の信号線と、強誘電体膜を持つ所定容量のメモリセルキャパシタを有し上記第1の信号線から第1の書き込み電位を受け取ると該第1の書き込み電位に応じた第1の蓄積電荷量の電荷を上記メモリセルキャパシタに蓄積し該第1の蓄積電荷量に応じた第1の読み出し電位を上記第1の信号線に供給する一方上記第1の信号線から第2の書き込み電位を受け取ると該第2の書き込み電位に応じた第2の蓄積電荷量の電荷を上記メモリセルキャパシタに蓄積し該第2の蓄積電荷量に応じた第2の読み出し電位を上記第1の信号線に供給するメモリセルとを備えた半導体記憶装置であって、それぞれが強誘電体膜を有し且つそれぞれの容量が上記メモリセルキャパシタの容量の2分の1である第1及び第2の強誘電体キャパシタと、上記第1の信号線に印加された第1及び第2の書き込み電位のうちの一の書き込み電位を上記第1の強誘電体キャパシタに供給し、当該一の書き込み電位に応じて、上記メモリセルキャパシタの第1及び第2の蓄積電荷量のうちで当該一の書き込み電位に対応する一の蓄積電荷量の2分の1の第3の蓄積電荷量の電荷を上記第1の強誘電体キャパシタに蓄積する第1の書き込み手段と、上記第2の信号線に印加された第1及び第2の書き込み電位のうちの他の書き込み電位を上記第2の強誘電体キャパシタに供給し、当該他の書き込み電位に応じて、上記メモリセルキャパシタの第1及び第2の蓄積電荷量のうちで当該他の書き込み電位に対応する他の蓄積電荷量の2分の1の第4の蓄積電荷量の電荷を上記第2の強誘電体キャパシタに蓄積する第2の書き込み手段と、上記第1及び第2の強誘電体キャパシタにそれぞれ蓄積された上記第3及び第4の蓄積電荷量の電荷同士を合わせ、上記第1の読み出し電位と第2の読み出し電位との和の2分の1の第3の読み出し電位を上記第2の信号線に供給する読み出し手段とを備えていることを特徴とする半導体記憶装置。

IPC (3)：

H01L 27/10 451 ,  G11C 14/00 ,  H01L 27/108

FI (2)：

G11C 11/34 352 A ,  H01L 27/10 325 J