Pat

J-GLOBAL ID：200903038202117611

半導体集積回路装置の製造方法

Inventor： 齊藤 政良 ,  平沢 賢斉 ,  小林 伸好
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1996104859
Publication number (International publication number)：1997293779
Application date： Apr. 25, 1996
Publication date： Nov. 11, 1997
Summary：

【要約】【課題】 上下層の配線間に形成される層間絶縁膜の平坦性を向上させ、配線形成プロセスの歩留まり向上を図る。【解決手段】 半導体基板の主面に複数の半導体素子を形成する工程と、前記半導体素子が形成された前記半導体基板上に所定のピッチで離間する複数の下層配線を形成する工程と、前記下層配線が形成された前記半導体基板上に、合成時の加水分解率が95%以下の有機SOGポリマーで構成されたSOG膜を形成する工程と、前記SOG膜上に所定のピッチで離間する複数の上層配線を形成する工程とを含む半導体集積回路装置の製造方法である。合成時の加水分解率が95%以下の有機SOGポリマーを使用することにより、配線間のスペースに塗布されたSOG膜の平坦性が向上し、上層配線の短絡不良を防止することができる。

Claim (excerpt)：

半導体基板の主面に複数の半導体素子を形成する工程と、前記半導体素子が形成された前記半導体基板上に所定のピッチで離間する複数の下層配線を形成する工程と、前記下層配線が形成された前記半導体基板上に、合成時の加水分解率が95%以下の有機SOGポリマーで構成されたSOG膜を形成する工程と、前記SOG膜上に所定のピッチで離間する複数の上層配線を形成する工程とを含むことを特徴とする半導体集積回路装置の製造方法。

IPC (9)：

H01L 21/768 ,  H01L 21/3065 ,  H01L 21/316 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/78 ,  H01L 21/336

FI (7)：

H01L 21/90 Q ,  H01L 21/316 H ,  H01L 21/302 L ,  H01L 27/04 C ,  H01L 27/10 681 F ,  H01L 27/10 681 B ,  H01L 29/78 301 P