Pat
J-GLOBAL ID：200903038227078416
受光素子のバイアス制御回路
Inventor：
,
Applicant, Patent owner：
Agent (1)：
佐野 静夫
Gazette classification：公開公報
Application number (International application number)：1992138250
Publication number (International publication number)：1993335859
Application date： May. 29, 1992
Publication date： Dec. 17, 1993
Summary：
【要約】【目的】 受光素子のバイアスレベルを、デジタル伝送の誤り訂正のために設けられるマイクロコンピュータを活用して誤り率情報からバイアスレベル制御信号を形成し、ノイズにバイアスされない回路を得る。【構成】 受光素子1を備えたシステムは、デジタル伝送の誤り訂正のためのマイクロコンピュータ11を備える。受光素子バイアスレベル制御回路は、このマイクロコンピュータ11が、受光素子1の出力を復調してエラーチェックを実行し、受光検出部11bで受光素子の出力の有無を検出する。受光検出部11bの出力と上記エラーチェック信号とからバイアスレベルコントローラ11cはバイアスレベル制御信号Qを形成する。受光素子には上記バイアスレベル制御信号Qが与えられて受光素子のバイアスレベルを設定する可変抵抗器9が接続される。
Claim (excerpt)：
受光素子の出力が入力されたマイクロコンピュータを備え、該マイクロコンピュータは、受光素子の出力を復調してエラーチェックを実行するエラーチェック部と、受光素子の出力の有無を検出する受光検出部と、該受光検出部の出力と上記エラーチェック部の信号とからバイアスレベル設定信号を形成するバイアスレベル制御部とを含み、上記バイアスレベル設定信号が与えられた負荷回路を受光素子に接続してなることを特徴とする受光素子のバイアス制御回路。
IPC (3)：
H03G 3/32
, H04B 10/18
, H04B 10/04
H04B 9/00 M
, H04B 9/00 S
