Pat
J-GLOBAL ID：200903038265285646
電力用半導体素子
Inventor：
,
,
,
,
Applicant, Patent owner：
Agent (1)：
碓氷 裕彦
Gazette classification：公開公報
Application number (International application number)：1996049138
Publication number (International publication number)：1996236770
Application date： Apr. 26, 1989
Publication date： Sep. 13, 1996
Summary：
【要約】【課題】 リーク電流の発生を抑制すると共に、耐圧を向上する。【解決手段】 主電流部とエミュレーション電流部とに跨がるゲート電極の下方に位置する第1導電型の第1半導体層に、第2導電型の第4半導体層を形成する。
Claim (excerpt)：
一方の主面側に第1導電型の第1半導体層が形成された半導体基板と、前記第1半導体層の表面の複数領域に接合が終端するように形成された複数の第2導電型の第2半導体層と、前記複数ある第2半導体層の各第2半導体層の表面においてその接合が終端するように形成された第1導電型の第3半導体層と、少なくとも前記第1半導体層と前記第3半導体層との間の前記第2半導体層表面上にゲート絶縁膜を介して形成されたゲート電極と、前記複数ある第2半導体層のうち少なくとも1つを主電流部として、その前記第3半導体層と電気接続する主電流部第1電極と、前記複数ある第2半導体層のうち他をエミュレーション電流部として、その前記第3半導体層と電気接続するエミュレーション電流部第1電極と、前記半導体基板の他方の主面側に形成された共通の第2電極と、前記エミュレーション電流部としての第2半導体層と前記主電流部としての第2半導体層との間において、該両電流部を跨がる前記ゲート電極の直下の前記第1半導体層表面上に形成された第2の絶縁膜と、前記第2の絶縁膜下方に位置する前記第1半導体層に形成された、第2導電型の第4半導体層とを備えることを特徴とする電力用半導体素子。
FI (2)：
H01L 29/78 652 J
, H01L 29/78 652 K
