Pat

J-GLOBAL ID：200903038285963659

半導体装置

Inventor： 藤平 龍彦 ,  小林 孝 ,  阿部 和 ,  新村 康 ,  井上 正範
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 篠部 正治
Gazette classification：公開公報
Application number (International application number)：2001176499
Publication number (International publication number)：2002368215
Application date： Jun. 12, 2001
Publication date： Dec. 20, 2002
Summary：

【要約】【課題】半導体装置の耐圧とオン抵抗とのトレードオフ関係を改善し、高耐圧、低オン抵抗でしかも高速スイッチングが可能な半導体装置を提供する。【解決手段】耐圧V<SB>br</SB>(V )の縦型半導体装置の電圧支持層の抵抗率ρ(Ω・cm)を、-5.34 +0.0316V<SB>br</SB><ρ<-1.86 +0.0509V<SB>br</SB>で定まる範囲とする。更に、高比抵抗のn<SP>- </SP>ドリフト層12の表面露出部であるn<SP>- </SP>表面領域14の表面形状をpウェル領域13で囲まれたストライプ状とし、n<SP>+ </SP>ソース領域15を含むpウェル領域13の面積に対するn<SP>- </SP>表面領域14の面積比を、0.01〜0.2の範囲とする。

Claim (excerpt)：

第一もしくは第二導電型の低抵抗層と、その低抵抗層上に配置された第一導電型電圧支持層と、その電圧支持層上に配置された第二導電型ウェル領域とを備えた半導体装置において、前記ウェル領域の下の電圧支持層の主たる部分の抵抗率をρ(Ωcm)とし、半導体装置のブレークダウン電圧をV<SB>br</SB>(V)としたとき、ρを-5.34+0.0316V<SB>br</SB>< ρ<-8.60+0.0509 V<SB>br</SB>に定める範囲としたことを特徴とする半導体装置。

IPC (2)：

H01L 29/78 652 ,  H01L 29/78

FI (5)：

H01L 29/78 652 H ,  H01L 29/78 652 G ,  H01L 29/78 652 K ,  H01L 29/78 652 P ,  H01L 29/78 652 S

Patent cited by the Patent：

Cited by examiner (2)

• MOS型半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平7-302352   Applicant：富士電機株式会社
• 特開平4-127540