Pat

J-GLOBAL ID：200903038331313192

PN符号捕捉回路

Inventor： 萬代 博康 ,  深江 唯正
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991231804
Publication number (International publication number)：1993075570
Application date： Sep. 11, 1991
Publication date： Mar. 26, 1993
Summary：

【要約】【目的】 受信信号の雑音レベルが大きい場合でも、相関ピークの検出が容易となり、誤動作を防止する。【構成】 受信信号から第1ベースバンド信号を得てディジタル化した後、異なるPN符号パターンを有する第1と第2および第3と第4ディジタルマッチドフィルタでPN相関をとって第1と第2、第3と第4二乗器でそれぞれ二乗して、第1と第2二乗器の出力を第1減算器で減算すると同時に、第3と第4二乗器の出力を第2減算器で減算することにより、雑音成分を除去するようにしたものである。【効果】 雑音レベルが大きくても相関ピークの検出が容易で誤判定を防止できる。

Claim (excerpt)：

受信信号と基準搬送波とを掛け合わせる第1のミキサと、上記基準搬送波の位相をずらせる位相器と、この位相器の出力を上記受信信号と掛け合わせる第2のミキサと、前記第1のミキサからの信号に基づきPN符号の相関をとる第1のディジタルマッチドフィルタと、この第1のディジタルマッチドフィルタと入力端子を同じくし第1のディジタルマッチドフィルタとは異なるPN符号パターンを用意する第2のディジタルマッチドフィルタと、上記第1,第2の各ディジタルマッチドフィルタ出力を二乗する第1の二乗器および第2の二乗器と、上記第1の二乗器出力から第2の二乗器出力を減ずる第1の減算器と、上記第1のディジタルマッチドフィルタと同じ符号パターンを用意し上記第2のミキサからの信号に基づきPN符号の相関をとる第3のディジタルマッチドフィルタと、この第3のディジタルマッチドフィルタと入力端子を同じくし上記第2のディジタルマッチドフィルタと同じ符号パターンを用意する第4のディジタルマッチドフィルタと、上記第3および第4の各ディジタルマッチドフィルタ出力を二乗する第3の二乗器および第4の二乗器と、上記第3の二乗器の出力から上記第4の二乗器の出力を減ずる第2の減算器と、上記第1の減算器の出力と第2の減算器の出力を加算する加算器と、この加算器の出力を設定スレッショルドレベルと比較する比較器とを備えたPN符号捕捉回路。