Pat

J-GLOBAL ID：200903038375378631

半導体装置の製造方法

Inventor： 野口 隆
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1997156211
Publication number (International publication number)：1999003999
Application date： Jun. 13, 1997
Publication date： Jan. 06, 1999
Summary：

【要約】【課題】 CVD法によるSi1-x Gex 層の成膜ではSi1-x Gex の組成比の制御性が十分ではなく、Si1-x Gex 層を構成要素に用いた半導体装置の特性が不安定になる。【解決手段】 半導体層13上に酸化性ガス雰囲気中における熱酸化によってゲート絶縁膜14を成膜した後、酸化性ガスを除去した真空雰囲気中においてゲート絶縁膜14上にスパッタ法によってSiGe層15を成膜する。SiGe層15をパターニングしてゲート電極15aを形成した後、ソース13a及びドレイン13bを形成してMOSトランジスタ(絶縁ゲート型の電界効果トランジスタ)1を形成する。ゲート電極15aを構成するSiGe層15をスパッタ法によって成膜することで、SiGe層15におけるSiとGeとの組成比の制御性を向上させる。

Claim (excerpt)：

絶縁ゲート型の電界効果トランジスタを備えた半導体装置の製造方法であって、前記電界効果トランジスタのゲート電極は、スパッタ法によって成膜されたシリコンゲルマニウム層を用いて形成されること、を特徴とする半導体装置の製造方法。

IPC (3)：

H01L 29/786 ,  H01L 29/78 ,  H01L 21/336

FI (7)：

H01L 29/78 618 B ,  H01L 29/78 301 G ,  H01L 29/78 617 M ,  H01L 29/78 617 V ,  H01L 29/78 618 A ,  H01L 29/78 627 F ,  H01L 29/78 627 Z