Pat

J-GLOBAL ID：200903038433186241

半導体メモリー装置及びその製造方法

Inventor： 組橋 孝生 ,  後藤 康 ,  鳥居 和功 ,  横山 夏樹 ,  久▲禮▼ 得男
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 高橋 明夫
Gazette classification：公開公報
Application number (International application number)：1996166527
Publication number (International publication number)：1998012844
Application date： Jun. 27, 1996
Publication date： Jan. 16, 1998
Summary：

【要約】【課題】Pb(Zr,Ti)O3のような高・強誘電体絶縁膜を用いて半導体メモリーを形成する際に、キャパシタの上部電極/絶縁膜界面の吸着水による電気特性の劣化を抑える。【解決手段】絶縁膜表面の吸着水を除去することにより、界面劣化を抑える。その一方法としては、絶縁物上に第1の比較的薄い導電膜を形成し、次に熱処理により導電膜/絶縁膜界面の吸着水を除去し、次に第2の導電膜を形成し、第1及び第2の導電膜をキャパシタの上部電極とする。【効果】高・強誘電体絶縁膜の電気特性の劣化を抑えた半導体メモリーの形成が可能になる。

Claim (excerpt)：

下部電極と絶縁膜と上部電極とで構成されるキャパシタを有する半導体メモリー装置であって、上部電極を前記絶縁膜に接する第1導体層と、第1導体層に接する第2導体層との積層膜で構成すると共に、前記第1導体層を少なくとも前記絶縁膜表面の水分を透過させ得る膜厚の薄膜導体で構成して成る半導体メモリー装置。

IPC (7)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/285 301 ,  H01L 21/324 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/316

FI (6)：

H01L 27/10 621 Z ,  H01L 21/285 301 R ,  H01L 21/324 Z ,  H01L 21/316 X ,  H01L 27/04 C ,  H01L 27/10 651