Pat

J-GLOBAL ID：200903038611441714

半導体ウェハー、及びその製造方法

Inventor： 藤井 克正 ,  西尾 修 ,  竹中 正浩
Applicant, Patent owner： シャープ株式会社
Agent (1)： 野河 信太郎
Gazette classification：公開公報
Application number (International application number)：2004071057
Publication number (International publication number)：2005260070
Application date： Mar. 12, 2004
Publication date： Sep. 22, 2005
Summary：

【課題】 NMOS、PMOSの両方のキャリア移動度を向上させることができる半導体ウェハーを提供すること。【解決手段】 半導体ウェハー1は、表面がSiからなる基板3上に、第1のSiGe層5と、第2のSiGe層7と、キャップSi層9とがこの順で積層され、第1のSiGe層5の水平面格子定数はSi本来の格子定数よりも大きく、第2のSiGe層7の垂直面格子定数は、第2のSiGe層7の水平面格子定数よりも大きく、第2のSiGe層7は、圧縮歪みを有し、キャップSi層9は、引張り歪みを有する。 本発明の半導体ウェハー1では、キャップSi層9が引張り歪みを有し、第2のSiGe層7が圧縮歪みを有するので、NMOS、PMOSの両方のキャリア移動度を向上させることができる。【選択図】図1

Claim (excerpt)：

表面がSiからなる基板上に、第1のSiGe層と、第2のSiGe層と、キャップSi層とがこの順で積層され、 第1のSiGe層の水平面格子定数はSi本来の格子定数よりも大きく、 第2のSiGe層の垂直面格子定数は、第2のSiGe層の水平面格子定数よりも大きく、 それによって、第2のSiGe層は、圧縮歪みを有し、キャップSi層は、引張り歪みを有する半導体ウェハー。

IPC (1)：

H01L21/20

FI (1)：

H01L21/20

F-Term (7)：

5F052AA24 ,  5F052DA01 ,  5F052DA03 ,  5F052DB01 ,  5F052HA06 ,  5F052JA04 ,  5F052KA01