Pat

J-GLOBAL ID：200903038651322750

仮想計算機計測機構

Inventor： 竹島 靖祐 ,  山開 秀則
Applicant, Patent owner： 株式会社日立製作所 ,  日立コンピュータエンジニアリング株式会社
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992120323
Publication number (International publication number)：1993313924
Application date： May. 13, 1992
Publication date： Nov. 26, 1993
Summary：

【要約】【目的】仮想計算機のウエイト時、インタセプシヨンを抑止した仮想計算機の実行時間の計測精度を保証する方式を提供する。【構成】仮想計算機を制御するVMCPと、VMCPのもとで動作する仮想計算機SIE命令を実現するSIE機構、仮想計算機のウエイト状態を計測する機構を有する。【効果】仮想計算機システムの性能を維持し、仮想計算機実行時間の測定精度を確保する。

Claim (excerpt)：

少なくとも2個以上の仮想計算機を制御するために、仮想計算機制御プログラムが発行する仮想計算機動作命令により、その仮想計算機の動作が開始され、その仮想計算機の動作が仮想計算機システムの動作に影響を与える場合、仮想計算機の動作を中断し仮想計算機制御プログラムに制御が戻る実行形態機を持ち、仮想計算機が割込みを直接実行出来るように、仮想計算機がウエイト状態に入った時制御プログラムに制御が戻らない機構を持つ仮想計算機システムにおいて、ウエイト状態の仮想計算機の動作時間を測定する機構と、仮想計算機制御プログラムにその測定情報を与える機構とを有することを特徴とする仮想計算機システム

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-036633
  
• 特開平1-191952
  
• 特開平4-239921