Pat

J-GLOBAL ID：200903038669126290

半導体装置

Inventor： 江川 秀範
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994119114
Publication number (International publication number)：1995326688
Application date： May. 31, 1994
Publication date： Dec. 12, 1995
Summary：

【要約】【目的】リードレスタイプで、特に小型で薄型のICパッケージのノイズシールド性を向上する。【構成】配線基板11の凹部101にICチップ12もしくは他のチップ部品19を搭載し、封止樹脂13で封止した後、封止領域13と近傍の基板上に設けたGNDパターン16とを同時に被覆する導電性シールドパターン14を印刷により形成する。

Claim (excerpt)：

内部導体層を有する配線基板の基板端部を除く一主面の一部に凹部を形成して該内部導体層の一部を露出させ、該凹部にICチップもしくは受動素子チップを1つ以上搭載して、ボンディングワイヤ、半田、バンプもしくは導電性接着剤により該搭載したチップと該内部導体層の一部との接続を行った後、該凹部を非導電性の封止樹脂により封止してなる半導体装置において、前記封止樹脂の表面と前記配線基板の一主面とは略同一平面を形成し、前記配線基板の前記一主面に導体パターンパッドが形成されており、前記封止樹脂の表面の一部もしくは全部と前記導体パターンパッドの一部もしくは全部とを被覆する導電性シールドパターンを前記封止樹脂の表面上から前記配線基板の一主面上にまたがって連続的に印刷形成されていることを特徴とする半導体装置。

IPC (2)：

H01L 23/12 ,  H01L 23/02

FI (2)：

H01L 23/12 L ,  H01L 23/12 Q