Pat

J-GLOBAL ID：200903038680240321

半導体装置の製造方法

Inventor： 原田 秀樹
Applicant, Patent owner： 富士通株式会社 ,  株式会社九州富士通エレクトロニクス
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992101085
Publication number (International publication number)：1993299395
Application date： Apr. 21, 1992
Publication date： Nov. 12, 1993
Summary：

【要約】【目的】 本発明は、半導体装置の製造方法に関し、配線のパターン間距離が各々異なる場合でもダミーパターンを用いないで配線パターン間の段差を平坦化することができる他、スルーホールと下地の配線パターンとの位置ずれを生じないようにすることができるとともに、スルーホール形成用絶縁膜のエッチング時間を短縮することができる半導体装置の製造方法を提供することを目的とする。【構成】 下地の膜2、3a上にシリコン系有機ソースガスとオゾンガスに対して該下地の膜2、3aよりも化学反応し難い絶縁膜パターン4aを形成する工程と、次いで、シリコン系有機ソースガスとオゾンガスを用いた化学気相成長法により、該下地の膜2、3a上に緻密な膜質のシリコン含有絶縁膜6aを形成するとともに、該絶縁膜パターン4a上にポーラスな膜質のシリコン含有絶縁膜6bを形成する工程とを含むように構成する。

Claim (excerpt)：

下地の膜(2、3a)上にシリコン系有機ソースガスとオゾンガスに対して該下地の膜(2、3a)よりも化学反応し難い絶縁膜パターン(4a)を形成する工程と、次いで、シリコン系有機ソースガスとオゾンガスを用いた化学気相成長法により、該下地の膜(2、3a)上に緻密な膜質のシリコン含有絶縁膜(6a)を形成するとともに、該絶縁膜パターン(4a)上にポーラスな膜質のシリコン含有絶縁膜(6b)を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/302 ,  H01L 21/205 ,  H01L 21/3205