Pat

J-GLOBAL ID：200903038718886905

差動入力回路

Inventor： 板倉 哲朗
Applicant, Patent owner： 株式会社東芝
Agent (1)： 三好 秀和 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992120571
Publication number (International publication number)：1993136638
Application date： May. 13, 1992
Publication date： Jun. 01, 1993
Summary：

【要約】【目的】 電流加算回路が不必要で、コモンモード入力動作範囲が広く、差動で得られる出力電流の和がコモンモード入力動作点に依存しない差動入力回路を提供することを目的とする。【構成】 電流源を共通とし、この出力を4方向に分岐させ、このうち2方向を一対のP-MOSFET又はPNPバイポーラトランジスタで構成される差動対に接続する。そして、他の2方向をN-MOSFETとP-MOSFET又はNPNバイポーラトランジスタとPNPバイポーラトランジスタで構成される一対の直列回路で構成される差動回路に供給する。そして、この差動回路のP-MOSFET又はPNPバイポーラトランジスタは、バイアス回路からのバイアス電圧によって動作が制御される。【効果】 出力電流の和がコモンモード入力動作点に依存せず、電流加算回路が不必要になる。

Claim (excerpt)：

入力電圧に応じた電圧がゲート電極に与えられるトランジスタを電流源に接続して第1の差動対を構成し、導電型の異なるトランジスタの互いのソース電極間を接続してなるトランジスタ回路を前記電流源に接続し、前記第1の差動対と並列接続して第2の差動対を構成し、前記第2の差動対を構成するトランジスタの内、前記第1の差動対を構成するトランジスタと同じ導電型のトランジスタのゲート電極に、バイアス電圧を与えることを特徴とする差動入力回路。