Pat

J-GLOBAL ID：200903038787830342

半導体装置およびその製造方法

Inventor： 池増 慎一郎 ,  江間 泰示 ,  片山 雅也
Applicant, Patent owner： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
Agent (1)： 高橋 敬四郎
Gazette classification：公開公報
Application number (International application number)：1994207035
Publication number (International publication number)：1996078637
Application date： Aug. 31, 1994
Publication date： Mar. 22, 1996
Summary：

【要約】【目的】 BPSG膜上のSiN膜へのクラックの発生を防止することができる半導体装置の製造技術を提供する。【構成】 表面の所定領域に半導体素子が形成された基板を準備する工程と、前記基板の上に、ボロン及びリンのうち少なくとも一方を含むシリコン酸化膜からなる第1の膜を堆積する工程と、前記第1の膜の表面に、シリコン窒化膜もしくはシリコン酸化窒化膜からなる第2の膜を堆積する第2の膜堆積工程と、基板全面にレジスト膜を塗布するレジスト膜塗布工程と、所定のレチクルを用いて前記レジスト膜の所定領域を露光及び現像し、前記レジスト膜に開口を形成する開口形成工程と、前記開口を通して前記第2及び第1の膜をエッチングする第1エッチング工程とを含み、前記開口の前記レチクル上の形状は、鈍角のみで形成されたn角形(nは5以上の自然数)である。

Claim (excerpt)：

表面の所定領域に半導体素子が形成された基板を準備する工程と、前記基板の上に、ボロン及びリンのうち少なくとも一方を含むシリコン酸化膜からなる第1の膜を堆積する工程と、前記第1の膜の表面に、シリコン窒化膜もしくはシリコン酸化窒化膜からなる第2の膜を堆積する第2の膜堆積工程と、基板全面にレジスト膜を塗布するレジスト膜塗布工程と、所定のレチクルを用いて前記レジスト膜の所定領域を露光及び現像し、前記レジスト膜に開口を形成する開口形成工程と、前記開口を通して前記第2及び第1の膜をエッチングする第1エッチング工程とを含み、前記開口の前記レチクル上の形状は、鈍角のみで形成されたn角形(nは5以上の自然数)である半導体装置の製造方法。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 27/10 621 A ,  H01L 27/04 C