Pat

J-GLOBAL ID：200903038824559743

昇圧回路及び昇圧回路用コントローラ

Inventor： 山県 誠司 ,  鵜戸 真也 ,  浅見 文孝 ,  下園 元樹
Applicant, Patent owner： 富士通株式会社
Agent (1)： 石田 敬 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994029956
Publication number (International publication number)：1995194098
Application date： Feb. 28, 1994
Publication date： Jul. 28, 1995
Summary：

【要約】【目的】 昇圧回路に関し、昇圧効率を高めると共に、目標の高電圧への到達時間を短縮して昇圧電圧の立ち上がり応答性を向上させることを目的とする。【構成】 各昇圧部12i が、キャパシタC10i と、該キャパシタの一端を電源ライン10に接続する第1スイッチ手段S10i と、該キャパシタの他端を電源ライン11に接続する第2スイッチ手段S11i と、該キャパシタの一端を次段のキャパシタC10i+1 又は負荷容量C11に接続する第3スイッチ手段S12i とを有し、更に、初段の昇圧部のキャパシタの他端を電源ライン10に接続する第4スイッチ手段S13を備え、第1スイッチ手段及び第2スイッチ手段のみをオンにする第1ステージと第3スイッチ手段及び第4スイッチ手段のみをオンにする第2ステージを1周期として前記各スイッチ手段のオンオフ制御を行うように構成する。

Claim (excerpt)：

高電位(V1 )の電源ライン(10)と、低電位(V2 )の電源ライン(11)と、多段的に接続された複数の昇圧部(121 〜12n )であって、各昇圧部(12i )が、クロック(CKS)に応答して電荷蓄積手段の一端を前記高電位の電源ラインに接続する第1スイッチ手段(S10i )と、前記クロックに応答して前記電荷蓄積手段の他端を前記低電位の電源ラインに接続する第2スイッチ手段(S11i )と、前記クロックに応答して前記電荷蓄積手段の一端を次段の昇圧部又は負荷容量(C11)に接続する第3スイッチ手段(S12i )とを有する複数の昇圧部と、前記クロックに応答して初段の昇圧部(121 )の電荷蓄積手段の他端を前記高電位の電源ラインに接続する第4スイッチ手段(S13)と、前記クロックの供給タイミングを制御する手段(14)とを具備し、前記第1スイッチ手段及び第2スイッチ手段のみをオンにする第1ステージと前記第3スイッチ手段及び第4スイッチ手段のみをオンにする第2ステージを1周期として前記各スイッチ手段のオンオフ制御を行い、最終段の昇圧部における第3スイッチ手段の端部より正極性の昇圧電圧(VOUT )を得るようにしたことを特徴とする昇圧回路。

IPC (4)：

H02M 3/07 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 19/096