Pat

J-GLOBAL ID：200903038931908173

半導体装置及びその製造方法

Inventor： 町田 佳彦
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992176389
Publication number (International publication number)：1994021098
Application date： Jul. 03, 1992
Publication date： Jan. 28, 1994
Summary：

【要約】【目的】大型の基板を用いた場合に簡便にオフセット構造を有する薄膜トランジスタを作製する方法を提供する。【構成】ゲート電極或はその周辺の段差に形成したサイドウォール上にソース・ドレインを形成する。ソース・ドレインを形成する方法として選択成膜を用いる。【効果】オフセット構造のオフセット領域をサイドウォールの形状に依存せず、また素子にダメージを与えることなく形成することが可能である。大型基板を用いた場合に、複雑な工程を用いることなく高いオンオフ比を有する薄膜トランジスタを形成することが可能となる。また全工程を450°C以下で構成することも可能で、低コストな基板を利用することができる。その結果、大型で高解像度の液晶表示パネルや大型で高速高解像度の密着型イメージセンサや三次元IC等を低コストで製造できるようになった。

Claim (excerpt)：

絶縁ゲート型半導体装置において、ゲート電極による段差或はゲート電極周辺の段差部に形成したサイドウォール上にソース・ドレイン領域を有することを特徴とする半導体装置。

IPC (2)：

H01L 21/336 ,  H01L 29/784

FI (2)：

H01L 29/78 311 P ,  H01L 29/78 311 G