Pat

J-GLOBAL ID：200903038964246729

半導体装置およびその製造方法

Inventor： 矢野 浩
Applicant, Patent owner： 住友電気工業株式会社
Agent (1)： 亀井 弘勝 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992111887
Publication number (International publication number)：1993308082
Application date： Apr. 30, 1992
Publication date： Nov. 19, 1993
Summary：

【要約】【構成】InP基板1上には、全体としてメサ形状部5を構成するInPバッファ層2、GaInAsチャネル層3およびAlInAsキャリア供給層4が積層して形成されている。メサ形状部5の頂面5aには、オーム性電極10A,10Bおよびショットキゲート電極11が形成されている。このショットキゲート電極11は、頂面5aのみに接触し、傾斜面5bには接触しないように形成されている。ショットキゲート電極11の両端部11a,11bの近傍には、このショットキゲート電極11を回り込む電流経路を遮断する除去領域14が形成されている。【効果】ショットキゲート電極11はGaInAsチャネル層3に接触しないので、ゲートリーク電流を低減でき、良好なショットキ特性が得られる。また、除去領域14の働きにより、ソース・ドレイン間の電流を良好に制御でき、良好なピンチオフ特性が得られる。

Claim (excerpt)：

基板上にバッファ層、チャネル層およびキャリア供給層を順に積層し、キャリア供給層上にオーム性のソース電極およびドレイン電極ならびにショットキゲート電極を形成した半導体装置において、上記ソース電極、ドレイン電極およびショットキゲート電極を包囲するように、上記バッファ層、チャネル層およびキャリア供給層をメサ形状にエッチングして、このメサ形状部を素子領域としているとともに、上記ショットキゲート電極は、上記メサ形状部の頂面にのみ接触するように、この頂面の端縁の或る箇所から、当該頂面の端縁の他の箇所まで延びて形成されていることを特徴とする半導体装置。

IPC (2)：

H01L 21/338 ,  H01L 29/812