Pat

J-GLOBAL ID：200903038991360134

半導体装置およびその製造方法

Inventor： 西谷 幹彦 ,  後藤 真志
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 岩橋 文雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000234436
Publication number (International publication number)：2002050763
Application date： Aug. 02, 2000
Publication date： Feb. 15, 2002
Summary：

【要約】【課題】 連続成膜、LDD構造、単層配線を導入し、かつマスク枚数削減を実現した薄膜トランジスタアレイ構造とプロセスを提供すること。【解決手段】 薄膜トランジスタのゲートに接続している複数の共通ゲート配線が各々の薄膜トランジスタのソースに接続している複数の共通ソース配線と同一面内にあり、共通ゲート配線が共通ソース配線とクロスしないように複数個に分断して形成され、かつ、隣接する分断された共通ゲート配線がこの上に形成された絶縁膜を介して電気的に接続されている構成とする。

Claim (excerpt)：

面内にマトリックス状に配置された各々の薄膜トランジスタのゲートに接続している複数の共通ゲート配線が各々の薄膜トランジスタのソースに接続している複数の共通ソース配線と同一面内にあり、前記共通ゲート配線が前記共通ソース配線とクロスしないように複数個に分断して形成され、かつ、隣接する前記分断された共通ゲート配線がこの上に形成された絶縁膜を介して電気的に接続されていることを特徴とする半導体装置。

IPC (2)：

H01L 29/786 ,  H01L 21/3205

FI (3)：

H01L 29/78 616 S ,  H01L 21/88 M ,  H01L 29/78 612 C

F-Term (59)：

5F033GG04 ,  5F033HH04 ,  5F033HH08 ,  5F033HH11 ,  5F033HH14 ,  5F033HH22 ,  5F033HH38 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ14 ,  5F033JJ22 ,  5F033JJ38 ,  5F033KK04 ,  5F033KK05 ,  5F033KK08 ,  5F033KK11 ,  5F033KK14 ,  5F033KK22 ,  5F033PP12 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ19 ,  5F033QQ37 ,  5F033QQ98 ,  5F033RR04 ,  5F033RR06 ,  5F033TT08 ,  5F033VV15 ,  5F033XX34 ,  5F110AA16 ,  5F110BB01 ,  5F110CC02 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE09 ,  5F110FF02 ,  5F110FF03 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG25 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ23 ,  5F110HL06 ,  5F110HL07 ,  5F110HM15 ,  5F110HM17 ,  5F110HM19 ,  5F110NN04 ,  5F110NN23 ,  5F110NN24 ,  5F110NN72 ,  5F110PP03 ,  5F110QQ08 ,  5F110QQ09