相補型電界効果トランジスタ及びその製造方法

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：外川英明
Gazette classification：公開公報
Application number (International application number)：2003011843
Publication number (International publication number)：2004228180
Application date： Jan. 21, 2003
Publication date： Aug. 12, 2004
Summary：

【課題】高速動作とコスト削減を両立する新規なCMOSFETの提供。【解決手段】n型MISFET3は、p型ウェル9と接合を形成する一対のn型ソース/ドレイン領域11を備える。また、n型MISFET3は、この一対のn型ソース/ドレイン領域11により挟まれ、半導体基板1上に順次形成されたゲート絶縁膜13及び金属ゲート電極15を備える。また、p型MISFET5は、n型ウェル19と接合を形成する一対のn型ソース/ドレイン領域21を備える。また、p型MISFET5は、この一対のn型ソース/ドレイン領域21により挟まれ、半導体基板1上に形成されたゲート絶縁膜23及び金属ゲート電極25を備える。n型とp型のMISFETのうち、n型MISFETのゲート絶縁膜13はIV属の金属及びランタン系列の金属のいずれかの酸化物を含み、かつ、この金属とIII族の金属の化合物を含む。【選択図】図1

Claim (excerpt)：

半導体基板、前記半導体基板上に形成された、IV属の金属及びランタン系列の金属のいずれかの酸化物を含み、前記金属と他の金属との化合物により形成される正電荷を備えた第一のゲート絶縁膜と、前記第一のゲート絶縁膜上に形成された金属ゲート電極と、前記第一のゲート絶縁膜の両脇に形成されたn型ソース・ドレイン領域とを備えるn型電界効果トランジスタ、及び前記半導体基板上に形成された、前記IV属の金属及びランタン系列の金属のいずれかの酸化物を含み、かつ前記正電荷を含まない第二のゲート絶縁膜と、前記第二のゲート絶縁膜上に形成された前記n型電界効果トランジスタのゲート電極と同じ金属を含むゲート電極と、前記第二のゲート絶縁膜の両脇に形成されたp型ソース・ドレイン領域とを備えるp型電界効果トランジスタを具備することを特徴とする相補型電界効果トランジスタ。

IPC (4)：

H01L21/8238 , H01L27/092 , H01L29/423 , H01L29/49

FI (2)：

H01L27/08 321D , H01L29/58 G

F-Term (38)：

4M104AA01 , 4M104BB04 , 4M104BB05 , 4M104BB06 , 4M104BB07 , 4M104BB16 , 4M104BB18 , 4M104BB20 , 4M104BB21 , 4M104BB22 , 4M104BB23 , 4M104CC05 , 4M104DD03 , 4M104DD04 , 4M104DD23 , 4M104DD26 , 4M104DD75 , 4M104DD84 , 4M104EE03 , 4M104EE16 , 4M104FF13 , 4M104FF22 , 4M104GG09 , 4M104GG10 , 4M104HH16 , 5F048AA08 , 5F048AA09 , 5F048AC03 , 5F048BA01 , 5F048BB09 , 5F048BB11 , 5F048BB14 , 5F048BE03 , 5F048BF02 , 5F048BF06 , 5F048BF11 , 5F048BG14 , 5F048DA25

Patent cited by the Patent：

Cited by examiner (1)

半導体装置及び半導体装置の製造方法
Gazette classification：公開公報 Application number：特願2001-082614 Applicant：三菱電機株式会社

Return to Previous Page