Pat

J-GLOBAL ID：200903039105871782

半導体装置の製造方法

Inventor： 横山 新 ,  中島 安理 ,  多田 吉秀 ,  中村 源志 ,  今井 正幸 ,  米川 司
Applicant, Patent owner： 東京エレクトロン株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：2001168789
Publication number (International publication number)：2002367990
Application date： Jun. 04, 2001
Publication date： Dec. 20, 2002
Summary：

【要約】【課題】 シリコンの窒化膜あるいは酸窒化膜の膜の面内の均一性を向上させ、かつ生産能率を向上させることができる半導体装置の製造方法を提供する。【解決手段】 シリコン基板上にシリコン酸化膜またはシリコン酸窒化膜からなる第1の膜を形成する工程と、ALD-CVD法によりテトラクロロシラン単分子層1層からなる第2の膜を形成する工程と、ALD-CVD法により窒化処理または酸窒化処理して窒化ケイ素単分子層1層からなる第3の膜を形成する工程とを有する。第2の膜を形成する工程および第3の膜を形成する工程を所定回数繰り返して所定の膜厚の窒化ケイ素膜を形成する。製造装置10は、棚段状のウエハポート18に複数のシリコン基板20が配置され、プロセスガス供給管24から反応管12の上方に向けてプロセスガスが供給される。

Claim (excerpt)：

シリコン基板上に熱酸化法によりシリコン酸化膜またはシリコン酸窒化膜からなる第1の膜を形成する工程と、テトラクロロシランガスを用いてALD-CVD法により所定の温度で処理して該第1の膜上にテトラクロロシラン単分子層1層からなる第2の膜を形成する工程と、該第2の膜を形成する工程と実質的に同一の所定の温度でアンモニアガスを用いてALD-CVD法により窒化処理または酸窒化処理して該第2の膜上に窒化ケイ素単分子層1層からなる第3の膜を形成する工程とを有し、該第2の膜を形成する工程および該第3の膜を形成する工程を所定回数繰り返して所定の膜厚の窒化ケイ素膜を形成することを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 21/318 ,  C23C 16/30 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 29/78

FI (5)：

H01L 21/318 B ,  H01L 21/318 M ,  C23C 16/30 ,  H01L 29/78 301 G ,  H01L 27/10 651

F-Term (48)：

4K030AA03 ,  4K030AA06 ,  4K030AA13 ,  4K030BA35 ,  4K030BA40 ,  4K030BB12 ,  4K030CA04 ,  4K030CA12 ,  4K030DA02 ,  4K030DA09 ,  4K030JA05 ,  4K030JA09 ,  4K030JA10 ,  5F058BA20 ,  5F058BD02 ,  5F058BD04 ,  5F058BD10 ,  5F058BD15 ,  5F058BF02 ,  5F058BF62 ,  5F058BG01 ,  5F058BG02 ,  5F058BG03 ,  5F058BG04 ,  5F058BH03 ,  5F083AD14 ,  5F083AD15 ,  5F083AD21 ,  5F083GA27 ,  5F083JA05 ,  5F083JA19 ,  5F083PR15 ,  5F083PR21 ,  5F083PR33 ,  5F140AA06 ,  5F140AA24 ,  5F140AA39 ,  5F140AA40 ,  5F140BA01 ,  5F140BD01 ,  5F140BD05 ,  5F140BD07 ,  5F140BD09 ,  5F140BD10 ,  5F140BE07 ,  5F140BE08 ,  5F140BE10 ,  5F140BE17