Pat

J-GLOBAL ID：200903039176089783

集積回路を製造するための方法およびp形ドーパントの拡散を減少するための方法、ならびに集積回路

Inventor： モハメッド・アンジューム ,  アラン・エル・ストューバー ,  イブラヒム・ケイ・バーキ
Applicant, Patent owner： アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995261795
Publication number (International publication number)：1996250730
Application date： Oct. 09, 1995
Publication date： Sep. 27, 1996
Summary：

【要約】【課題】 NMOSおよびPMOSデバイスにおけるMOSFET性能を向上させる。【解決手段】 NMOSデバイスのチャネル領域(36)に、および/または、PMOSデバイスでチャネル領域(36)の上にある導体ゲート(32)にしきい値調節注入物としてインジウムを用いることでMOSデバイスが提供される。インジウムイオンは比較的不動性が高く、それが注入された領域で位置の安定性を達成する。インジウムイオンは横方向とシリコン基板に垂直な方向とに容易には偏析および拡散しない。しきい値スキューおよびゲート酸化膜厚さエンハンスメントの問題を最小にするために、配置の不動性が必要である。さらに、チャネル領域内のインジウム原子がホットキャリア効果およびそれに関連した問題を最小にすると考えられる。

Claim (excerpt)：

集積回路を製造するための方法であって、半導体基板の上方表面の活性領域に開口を設けるステップと、前記活性領域の一部にわたって導体ゲートを構成するステップと、前記開口を介して前記導体ゲートと、前記活性領域内に形成されたソースおよびドレイン領域とへインジウムイオンを注入するステップとを含む、方法。

IPC (5)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/265 ,  H01L 21/8238 ,  H01L 27/092

FI (4)：

H01L 29/78 301 P ,  H01L 21/265 W ,  H01L 27/08 321 C ,  H01L 29/78 301 S

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭57-172759
  
• 特開昭60-224271
  
• 特開平2-020019