Pat
J-GLOBAL ID：200903039207292817
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1995246430
Publication number (International publication number)：1997092822
Application date： Sep. 25, 1995
Publication date： Apr. 04, 1997
Summary：
【要約】【課題】 逆短チャネル効果を抑制でき、半導体装置の電気的特性を容易に制御できる半導体装置の製造方法を実現する。【解決手段】 シリコン基板10の表面に酸化膜5を形成し、酸化膜5をバッファとして、シリコン基板10にp型不純物をイオン注入する。酸化膜5の表面に二層目の酸化膜6を成膜し、酸化膜6に対して選択的に削除し、ゲート電極1を形成するための溝6aを形成し、酸化膜6をマスクとしてシリコン基板10に定量化したp型不純物をイオン注入する。そして、溝6a底部の酸化膜を削除し、ゲート絶縁膜4を成膜し、その上にゲート電極1を形成する導電層1aを成膜し、導電層1aを平坦化した後、酸化膜6を削除し、ゲート電極1を形成し、ソース2およびドレイン3を形成するためにn型不純物をイオン注入する。これにより、逆短チャネル効果の原因である不純物の再分布を抑制できる。
Claim (excerpt)：
半導体基板に二つの拡散層が形成され、これら二つの拡散層間に、電流経路が形成される半導体装置の製造方法であって、上記半導体基板の電流経路となる領域に第1導電型不純物を選択的に注入する工程と、上記拡散層となる領域に第2導電型不純物を選択的に注入する工程とを有する半導体装置の製造方法。
IPC (2)：
FI (2)：
H01L 29/78 301 H
, H01L 29/78 301 L
