Pat

J-GLOBAL ID：200903039325749732

液晶パネル

Inventor： 鎌田 豪
Applicant, Patent owner： 富士通株式会社
Agent (1)： 青木 朗 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992234892
Publication number (International publication number)：1994082824
Application date： Sep. 02, 1992
Publication date： Mar. 25, 1994
Summary：

【要約】【目的】 液晶パネルに関し、画素電極とゲートバスライン及びドレインバスラインとの間の間隙をできるだけ詰めて開口率を上げることのできる液晶パネルを得ることのできることを目的とする。【構成】 液晶16が封入された一方の基板には第1のバスライン28と第2のバスライン30がマトリクス状に設けられ、該第1のバスラインと第2のバスラインとで囲まれた領域に第1の画素電極24が設けられ、該第1の画素電極24が非線形素子32により該第1のバスライン28と第2のバスライン30に接続され、さらに、該第1の画素電極24の上に絶縁膜40が設けられるとともに該第1の画素電極24の少なくとも一部と重なるように第2の画素電極26が設けられ、該第2の画素電極26が該第1の画素電極24と容量結合されており、また、該第1の基板と対向する第2の基板には共通電極20が設けられる構成とする。

Claim (excerpt)：

対向する第1の基板(12)と第2の基板(14)との間に液晶(16)が封入されており、該第1の基板には第1のバスライン(28)と第2のバスライン(30)がマトリクス状に設けられ、該第1のバスラインと第2のバスラインとで囲まれた領域に第1の画素電極(24)が設けられ、該第1の画素電極(24)が非線形素子(32)により該第1のバスライン(28)と第2のバスライン(30)に接続され、さらに、該第1の画素電極(24)の上に絶縁膜(40)が設けられるとともに該第1の画素電極(24)の少なくとも一部と重なるように第2の画素電極(26)が設けられ、該第2の画素電極(26)が該第1の画素電極(24)と容量結合されており、また、該第1の基板と対向する第2の基板には共通電極(20)が設けられることを特徴とする液晶パネル。

IPC (2)：

G02F 1/136 500 ,  H01L 29/784