Pat
J-GLOBAL ID:200903039359405315

超短パルスレーザを用いた回路形成方法

Inventor:
Applicant, Patent owner:
Agent (1): 西川 惠清 (外1名)
Gazette classification:公開公報
Application number (International application number):2001329934
Publication number (International publication number):2003133690
Application date: Oct. 26, 2001
Publication date: May. 09, 2003
Summary:
【要約】【課題】 3次元回路形成基板の回路形成を熱影響などによるクラックなどが発生せず、導体薄膜や絶縁性基材にダメージを与えることもなく、回路形成の微細化を実現する。【解決手段】 3次元回路形成基板において、絶縁性基材1上に導電体からなる導体薄膜2を形成し、この導体薄膜2の非回路部分11をレーザにより除去して回路を形成する超短パルスレーザを用いた回路形成方法である。導体薄膜2の除去に用いるレーザとして、パルス幅がピコ秒以下の超短領域に設定された高強度超短パルスレーザ光を用いる。
Claim (excerpt):
3次元回路形成基板において、絶縁性基材上に導電体からなる導体薄膜を形成し、この導体薄膜の非回路部分をレーザにより除去して回路を形成する方法であって、導体薄膜の除去に用いるレーザとして、パルス幅がピコ秒以下の超短領域に設定された高強度超短パルスレーザ光を用いることを特徴とする超短パルスレーザを用いた回路形成方法。
IPC (7):
H05K 3/08 ,  B23K 26/00 ,  B23K 26/12 ,  B23K 26/18 ,  H05K 3/06 ,  H05K 3/10 ,  B23K101:42
FI (9):
H05K 3/08 D ,  B23K 26/00 E ,  B23K 26/00 H ,  B23K 26/00 P ,  B23K 26/12 ,  B23K 26/18 ,  H05K 3/06 E ,  H05K 3/10 E ,  B23K101:42
F-Term (19):
4E068AH00 ,  4E068CA01 ,  4E068CA17 ,  4E068CC01 ,  4E068CF00 ,  4E068CJ01 ,  4E068CJ09 ,  4E068DA11 ,  5E339AA01 ,  5E339AB06 ,  5E339AE01 ,  5E339BC02 ,  5E339BE05 ,  5E339CE11 ,  5E339CF06 ,  5E339DD03 ,  5E339GG10 ,  5E343AA23 ,  5E343BB03
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page