Pat
J-GLOBAL ID：200903039360387010
半導体装置の製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
田辺 恵基
Gazette classification：公開公報
Application number (International application number)：1995260728
Publication number (International publication number)：1997082717
Application date： Sep. 12, 1995
Publication date： Mar. 28, 1997
Summary：
【要約】【課題】大口径、狭電極ピツチなウエハから形成される各半導体チツプの各電極上に位置精度良く、かつ均一な組成で高さのそろつたバンプを形成することのできるハンプ形成方法及び半導体装置の製造方法を実現し難かつた。【解決手段】半導体ウエハの一面全面上にレジスト層を形成すると共に、当該レジスト層に各半導体集積回路の各電極がそれぞれ個別に露出するように複数の開口を形成し、これら各開口を介して半導体集積回路の各電極上にバンプ用の金属材を蒸着することにより第1のバンプ層を積層形成した後、この際レジスト層上に形成される第2のバンプ層を除去し、この後レジスト層を半導体ウエハの一面上から除去するようにしたことにより、大口径、狭電極ピツチな半導体ウエハから形成される各半導体チツプの各電極上に位置精度良く、かつ均一な組成で高さのそろつたバンプを形成することのできる半導体装置の製造方法を実現できる。
Claim (excerpt)：
半導体ウエハに所定の処理を施すことによりその一面に複数の半導体集積回路を形成する第1の工程と、上記半導体ウエハの上記一面全面上にフオトレジストを塗布することによりレジスト層を積層形成すると共に、当該レジスト層をパターニングすることにより上記レジスト層に各上記半導体集積回路の各電極がそれぞれ露出するように複数の開口を形成する第2の工程と、上記レジスト層の各上記開口をそれぞれ介して上記半導体ウエハの上記一面上にバンプ用の金属材を蒸着することにより、各上記半導体集積回路の各上記電極上にそれぞれ第1のバンプ層を積層形成する第3の工程と、上記第3の工程時に上記レジスト層上に積層形成された上記金属材からなる第2のバンプ層を除去する第4の工程と、上記レジスト層を上記半導体ウエハの上記一面上から除去した後、各上記半導体集積回路をそれぞれ個別に切り離すように上記半導体ウエハを分割する第5の工程とを具えることを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/321
, H01L 21/301
H01L 21/92 604 C
, H01L 21/78 Q
, H01L 21/92 604 A
, H01L 21/92 604 N
