Pat

J-GLOBAL ID：200903039368232520

バックアップメモリ回路

Inventor： 郷古 大志
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997146264
Publication number (International publication number)：1998333994
Application date： Jun. 04, 1997
Publication date： Dec. 18, 1998
Summary：

【要約】【課題】 動作時の消費電力が小さいバックアップメモリ回路を実現する。【解決手段】 バックアップメモリ回路に、各々システム用電圧VDD及びバックアップ用電圧VMMを供給するためのシステム用電源及びバックアップ用電源と、システム用電圧VDDを電源電圧とし、かつシステムリセット信号/RSTを供給するための入力バッファ11と、電源電圧であるシステム用電圧VDDを受け取っている期間にメモリ選択信号SELを供給するための周辺ロジック回路12と、バックアップ用電圧VMMを電源電圧とし、かつそれぞれ受け取ったシステムリセット信号/RSTとメモリ選択信号SELとに基づいてチップセレクト信号/CSを供給するためのNAND回路13と、バックアップ用電圧VMMを電源電圧とし、かつ受け取ったチップセレクト信号/CSに応じて記憶内容を書き換え又は保持するためのバックアップメモリ14とを備える。

Claim (excerpt)：

各々システム用電圧及びバックアップ用電圧を供給するためのシステム用電源及びバックアップ用電源と、前記システム用電圧を電源電圧とし、かつ、受け取ったシステムリセット信号を供給するための入力バッファと、前記システム用電圧を電源電圧とし、かつ、該システム用電圧を受け取っている期間にメモリ選択信号を供給するための周辺ロジック回路と、前記バックアップ用電圧を電源電圧とし、かつ、前記入力バッファから受け取ったシステムリセット信号と前記周辺ロジック回路から受け取ったメモリ選択信号とに基づいてチップセレクト信号を供給するためのロジック回路と、前記バックアップ用電圧を電源電圧とし、かつ、前記ロジック回路から受け取ったチップセレクト信号に応じて、記憶内容を書き換え又は保持するためのバックアップメモリとを備えたことを特徴とするバックアップメモリ回路。

IPC (2)：

G06F 12/16 340 ,  G06F 12/16

FI (2)：

G06F 12/16 340 H ,  G06F 12/16 340 M