Pat
J-GLOBAL ID：200903039400907977
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995232710
Publication number (International publication number)：1996172193
Application date： Dec. 23, 1987
Publication date： Jul. 02, 1996
Summary：
【要約】【課題】ソースおよびドレイン領域の空乏層ののびを防止し、短チャネル効果を抑制すること。【解決手段】ソースおよびドレイン領域の下部と一部が重なる位置に、基板と同導電型の高濃度不純物領域を、その不純物濃度のピークの深さが、前記ソースおよびドレイン領域の不純物濃度のピークの深さより深くなるように設ける。
Claim (excerpt)：
第l導電型の半導体基板上に設けられた第lの絶縁膜と、前記第1の絶縁膜上に設けられたゲート電極と、前記半導体基板に設けられた第1導電型の不純物を有する前記半導体基板より不純物濃度が高濃度の第1の領域と、前記ゲート電極の両側の前記半導体基板に設けられた第2導電型の不純物を有する第1のソース領域およびドレイン領域と、前記ゲート電極の両側に設けられたサイドウォールと、前記サイドウォールの両側の前記半導体基板に設けられた第2導電型の不純物を有する第2のソース領域およびドレイン領域とからなる半導体装置において、前記第1のソース領域およびドレイン領域の不純物濃度の最大となる領域の深さが前記半導体装置のチャンネルより深く、前記第1のソース領域およびドレイン領域が前記ゲート電極より内側に張り出し、かつ前記第1の領域の深さが前記第1のソース領域およびドレイン領域の深さよりも深いことを特徴とする半導体装置。
IPC (2)：
FI (2)：
H01L 29/78 301 S
, H01L 21/265 F
