Pat
J-GLOBAL ID：200903039406031747
自動試験装置における改良試験および較正用回路
Inventor：
Applicant, Patent owner：
Agent (6)：
社本 一夫
, 増井 忠弐
, 小林 泰
, 千葉 昭男
, 富田 博行
, 大塚 就彦
Gazette classification：公表公報
Application number (International application number)：2002569949
Publication number (International publication number)：2004523755
Application date： Mar. 02, 2002
Publication date： Aug. 05, 2004
Summary：
少なくとも1つの実施形態では、マルチチャネルテスタの回路は、セントラルリソースと、複数の出力と、複数の選択可能なチャネルを介して複数の出力にセントラルリソースを結合するスイッチングマトリクスとを有する。選択可能なチャネルのそれぞれは、ハーフブリッジ構成で結合されたPINダイオードを有する。第1のバイアス源、第2のバイアス源、および第3のバイアス源は、これらPINダイオードに順方向バイアスをかける。第1のバイアス源および前記第2のバイアス源は、それぞれ、ハーフブリッジのセントラルリソース結合端子および出力結合端子に結合される。第3のバイアス源は、共通ノードに結合される。第1のバイアス源および第2のバイアス源は、ほぼ平衡した出力を提供するように、かつ、第1のバイアス源および第2のバイアス源の出力の和が、第3のバイアス源の出力に対してほぼ平衡するように構成される。いくつかの実施形態では、複数の選択可能なチャネルは、同じ第1のバイアス源を備える。実施形態の中には、複数のチャネルのそれぞれが、異なる第2のバイアス源を備えるものがある。実施形態の中には、ピンエレクトロニクスドライバが、第2のバイアス源として使用可能なものがある。実施形態の中には、単一の第3のバイアス源が、複数のスイッチの1つを介して、複数の選択可能なチャネルの共通ノードのそれぞれに結合可能なものがある。実施形態の中には、PINダイオードを、チャネルのセントラルリソースの端子の近くと、チャネルの出力ピン端子の近くとに配置できるものがあり、これによって、より完全で、より正確な電圧/タイミング測定が可能になる。
Claim (excerpt)：
マルチチャネルテスタのための回路であって、
a)セントラルリソースと、
b)複数の出力と、
c)複数の選択可能なチャネルを介して前記複数の出力に前記セントラルリソースを結合するスイッチングマトリクスと、を備え、
前記チャネルの各々は、
(i)セントラルリソース結合端と、出力結合端と、共通ノードとを有するハーフブリッジ構成で結合されたPINダイオードと、
(ii)前記PINダイオードを順方向バイアスする第1のバイアス源、第2のバイアス源、および第3のバイアス源であって、前記第1および第2のバイアス源は、それぞれ、前記ハーフブリッジの前記セントラルリソース結合端および前記出力結合端に結合され、前記第3のバイアス源は、前記共通ノードに結合され、前記第1および第2のバイアス源は、実質上平衡した出力を提供するように構成され、前記第1および第2のバイアス源の出力の和が、前記第3のバイアス源の出力に対して実質上平衡するように構成される、第1、第2、および第3のバイアス源と、
を備えた回路。
IPC (1)：
FI (1)：
F-Term (5)：
2G132AA00
, 2G132AE08
, 2G132AE11
, 2G132AE27
, 2G132AL11
