Pat
J-GLOBAL ID:200903039425840974

薄膜トランジスタアレイ基板およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 京本 直樹 (外2名)
Gazette classification:公開公報
Application number (International application number):1996167756
Publication number (International publication number):1998010576
Application date: Jun. 27, 1996
Publication date: Jan. 16, 1998
Summary:
【要約】【課題】 ソース電極配線と画素電極を層間絶縁膜を介して別層に形成する構造の薄膜トランジスタにおいて、コンタクトホール部分における画素電極膜の断切れを防止し、かつドレイン電極と画素電極との接続抵抗を低く安定化させる。【解決手段】 ソース・ドレイン電極10・13上に層間絶縁膜14とこの層間絶縁膜14上に透明画素電極15を有し、ドレイン電極13上の層間絶縁膜14に形成されたコンタクトホール16を介して、透明画素電極15がドレイン電極13と電気的に接続されている構成であって、ソース・ドレイン電極10・13を、上部がITO層9・12、下部が金属層8・11の2層構造とする。そしてこれら2層は連続形成される。
Claim (excerpt):
透光性絶縁基板上に形成されたボトムゲート型薄膜トランジスタアレイ基板において、前記ボトムゲート型薄膜トランジスタのソース・ドレイン電極上に層間絶縁膜と該層間絶縁膜上に透明画素電極を有し、さらに前記ドレイン電極上の前記層間絶縁膜に形成されたコンタクトホールを介して、前記透明画素電極が前記ドレイン電極と電気的に接続されており、前記ソース・ドレイン電極が、上部が酸化錫インジウム(ITO)層、下部が金属層の2層構造であることを特徴とする薄膜トランジスタアレイ基板。
IPC (2):
G02F 1/136 500 ,  H01L 29/786
FI (4):
G02F 1/136 500 ,  H01L 29/78 616 V ,  H01L 29/78 616 S ,  H01L 29/78 616 U
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page